

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-073078

(43)Date of publication of application : 18.03.1997

(51)Int.Cl.

G02F 1/1335

G02B 5/20

G02F 1/1343

G02F 1/136

(21)Application number : 07-228849

(71)Applicant : TOSHIBA ELECTRON ENG CORP  
TOSHIBA CORP

(22)Date of filing : 06.09.1995


(72)Inventor : MURAKAMI KAZUHIRO  
MIYAZAKI DAISUKE  
MIDORIKAWA TERUYUKI

## (54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

**PROBLEM TO BE SOLVED:** To prevent liquid crystal driving voltage from getting higher as far as possible and to realize high-definition picture display.

**SOLUTION:** This device is provided with a switching element 7 formed on a 1st transparent substrate 2, a color filter 9 formed on the 1st transparent substrate so as to cover the switching element 7, an array substrate having a picture element electrode 14 formed on the color filter 9, a counter substrate having a counter electrode formed on a 2nd transparent substrate so as to be opposed to the electrode 14, and a liquid crystal layer sealed in a gap between the array substrate and the counter substrate; and the switching element 7 and the electrode 14 are electrically connected by a metallic film 11 deposited by using an optical CVD method in a through-hole 10 formed on the color filter 9.



| (51)Int.Cl. <sup>6</sup> | 識別記号  | 庁内整理番号 | F I            | 技術表示箇所 |
|--------------------------|-------|--------|----------------|--------|
| G 0 2 F 1/1335           | 5 0 5 |        | G 0 2 F 1/1335 | 5 0 5  |
| G 0 2 B 5/20             | 1 0 1 |        | G 0 2 B 5/20   | 1 0 1  |
| G 0 2 F 1/1343           |       |        | G 0 2 F 1/1343 |        |
| 1/136                    | 5 0 0 |        | 1/136          | 5 0 0  |

審査請求 未請求 請求項の数4 O L (全 5 頁)

(21)出願番号 特願平7-228849

(22)出願日 平成7年(1995)9月6日

(71)出願人 000221339

東芝電子エンジニアリング株式会社

神奈川県川崎市川崎区日進町7番地1

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 村 上 和 博

大分県大分市大字松岡3500番地 株式会社

東芝大分工場内

(72)発明者 宮 崎 大 輔

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(74)代理人 弁理士 佐藤 一雄 (外3名)


最終頁に続く

(54)【発明の名称】 液晶表示装置

(57)【要約】

【課題】 液晶駆動電圧を高くなることを可及的に防止するとともに高品位な画像表示を実現する。

【解決手段】 第1透明基板2上に形成されたスイッチング素子7、このスイッチング素子を覆うように第1透明基板上に形成されたカラーフィルタ9、およびこのカラーフィルタ上に形成された画素電極14を有するアレイ基板1と、画素電極に対向するように第2透明基板22上に形成された対向電極24を有する対向基板20と、アレイ基板と対向基板との間隙に封入された液晶層30と、を備え、スイッチング素子と画素電極はカラーフィルタに形成されたスルーホール10内に、光CVD法を用いて堆積される金属膜11によって電気的に接続されることを特徴とする。



X1-X1断面

#### 【特許請求の範囲】

【請求項１】第１透明基板上に形成されたスイッチング素子、このスイッチング素子を覆うように前記第１透明基板上に形成されたカラーフィルタ、およびこのカラーフィルタ上に形成された画素電極を有するアレイ基板と、前記画素電極に対向するように第２透明基板上に形成された対向電極を有する対向基板と、前記アレイ基板と、前記対向基板との間に封入された液晶層と、を備え、前記スイッチング素子と前記画素電極は前記カラーフィルタに形成されたスルーホール内に、光ＣＶＤ法を用いて堆積される金属膜によって電気的に接続されることを特徴とする液晶表示装置。

【請求項２】第１透明基板上に形成されたスイッチング素子、このスイッチング素子を覆うように前記第１透明基板上に形成されたカラーフィルタ、およびこのカラーフィルタ上に形成された画素電極を有するアレイ基板と、前記画素電極に対向するように第２透明基板上に形成された対向電極を有する対向基板と、前記アレイ基板と、前記対向基板との間に封入された液晶層と、を備え、前記スイッチング素子と前記画素電極は前記カラーフィルタに形成された複数のスルーホールを覆うように前記画素電極と同時に形成される金属膜によって電気的に接続されることを特徴とする液晶表示装置。

【請求項３】前記スルーホールはエキシマレーザを用いて形成されることを特徴とする請求項１または２記載の液晶表示装置。

【請求項４】前記スルーホールはドライエッチング法によって形成されることを特徴とする請求項１または２記載の液晶表示装置。

#### 【発明の詳細な説明】

##### 【０００１】

【発明の属する技術分野】本発明は液晶表示装置に関する。

##### 【０００２】

【従来の技術】一般に液晶表示装置においてカラー画像表示を実現するためには、液晶表示素子の複数の画素に対応するように配置される複数の着色部を有するカラーフィルタが用いられる。例えばＲ（赤）、Ｇ（緑）、Ｂ（青）の各色相に着色された着色セルが交互に配列されるように形成されたカラーフィルタが用いられる。

【０００３】従来カラーフィルタは、スイッチング素子が形成されている薄膜トランジスタ素子（Thin Film Transistor: 以下ＴＦＴという）が形成された基板（以下、ＴＦＴ基板ともいう）側でなく、この基板に対向配置される対向基板側に形成されていた。即ち、ＴＦＴ基板とは別の透明基板上にカラーフィルタを配置し、カラーフ

ィルタを透過する光の量をＴＦＴからなるスイッチング素子にて変化させることで、表示画像のカラー化を実現していた。

【０００４】しかし、特にアクティブマトリックス型液晶表示装置においてカラーフィルタを対向基板側に配置する場合、ＴＦＴ基板上的各画素電極との位置合わせが容易ではなく、またカラーフィルタと液晶層との間の距離が比較的大きいので斜方向から入射した光が迷光となって表示品位が低下するという問題があった。そして、画面の多画素化に伴って微細化が進むことにより、ますます上述のようなカラーフィルタの位置合わせの問題や表示品位の低下の問題が深刻なものとなっている。

【０００５】そこで、画素電極の直上あるいは直下にカラーフィルタを配設する技術が既に知られている。特にＴＦＴなどのアクティブマトリックス型液晶表示装置においては、同一の色相に対応する画素電極に接続されたスイッチング素子ごとに導通状態にして電圧を印加し、あるいは同一の色相に対応する被電着電極を設けてその被電着電極の直上に着色層を電着してカラーフィルタを形成する技術が開発されている。（特開昭６０－２３８３４号公報参照）。

【０００６】この技術によれば、画素電極または被電着電極の直上に自己整合的にカラーフィルタを配設することができるため、カラーフィルタを対向基板側に配置する場合のようなＴＦＴ基板上的各画素電極との位置合わせの問題や、迷光により表示品位が低下するという問題が解消される。

【０００７】ところがカラーフィルタをスイッチング素子に接続されている画素電極上に設けた場合、カラーフィルタのキャパシタンスにより液晶に印加される電圧が分割され、液晶騒動に高電圧が必要になるという問題が発生する。

【０００８】また、カラーフィルタの上に画素電極を配置した場合、ＴＦＴ素子との電気的接続をどのようにとるかが問題となる。即ち、カラーフィルタの各画素の端部にＩＴＯ等からなる配線を設け、ＴＦＴ素子と画素電極を接続する構造の場合、信頼性が高くかつ高い良品率で製造するためには接続部にかなりのマージンが必要となり、開口率の低下という問題が発生する。一方、ＴＦＴ素子近傍のカラーフィルタにスルーホール（接続穴）を設けＴＦＴ素子と画素電極を接続する構造の場合、特にウェットエッチング（エッチング液を用いた湿式エッチング）や感光性材料のパターニング、即ち湿式手法（ウェットプロセス）によりスルーホールを信頼性が高くかつ高い良品率で製造するためには、例えば１～２μｍ程度の厚さからなるカラーフィルタに設けるスルーホールの径は、かなりのマージン、具体的には１０～３０μｍ程度のマージンが必要となり、開口率が低下するという問題が発生する。

【０００９】本発明は上記事情を考慮してなされたもの

であって、液晶駆動電圧が高くなることを可及的に防止するとともに、高品位な画像表示を実現することのできる液晶表示装置を提供することを目的とする。

#### 【0010】

【課題を解決するための手段】本発明による液晶表示装置の第1の態様は、第1透明基板上に形成されたスイッチング素子、このスイッチング素子を覆うように前記第1透明基板上に形成されたカラーフィルタ、およびこのカラーフィルタ上に形成された画素電極を有するアレイ基板と、前記画素電極に対向するように第2透明基板上に形成された対向電極を有する対向基板と、前記アレイ基板と、前記対向基板との間に封入された液晶層と、を備え、前記スイッチング素子と前記画素電極は前記カラーフィルタに形成されたスルーホール内に、光CVD法を用いて堆積される金属膜によって電気的に接続されることを特徴とする。

【0011】また本発明による液晶表示装置の第2の態様は、第1透明基板上に形成されたスイッチング素子、このスイッチング素子を覆うように前記第1透明基板上に形成されたカラーフィルタ、およびこのカラーフィルタ上に形成された画素電極を有するアレイ基板と、前記画素電極に対向するように第2透明基板上に形成された対向電極を有する対向基板と、前記アレイ基板と、前記対向基板との間に封入された液晶層と、を備え、前記スイッチング素子と前記画素電極は前記カラーフィルタに形成された複数のスルーホールを覆うように前記画素電極と同時に形成される金属膜によって電気的に接続されることを特徴とする。

【0012】また本発明による液晶表示装置の第3の態様は、第1または第2の態様の液晶表示装置において、前記スルーホールはエキシマレーザを用いて形成されることを特徴とする。

【0013】また本発明による液晶表示装置の第4の態様は、第1または第2の態様の液晶表示装置において、前記スルーホールはドライエッチング法によって形成されることを特徴とする。

#### 【0014】

【発明の実施の形態】本発明による液晶表示装置の第1の実施の形態を図1乃至図3を参照して説明する。

【0015】この第1の実施の形態の液晶表示装置の平面図を図3に示し、第1の実施の形態の液晶表示装置のTFT基板（アレイ基板ともいう）の断面図を図1に示す。この断面図は、図3に示す切断線X1-X1で切断した場合の断面図である。また、図3に示す切断線X2-X2で切断した場合の断面図を図2に示す。

【0016】第1の実施の形態の液晶表示装置はアレイ基板1と、対向基板2と、これらの基板間の間に封入された液晶層3とを備えている（図2参照）。アレイ基板1は次のようにして作製される。

【0017】まず公知の技術を用いてガラス基板2上に

クロムからなる金属膜を形成した後、パターニングすることによって走査線3およびゲート3aを形成する（図1参照）。続いてこの走査線3およびゲート3aを覆うようにガラス基板2の全面に例えば窒化シリコンからなる透明な絶縁膜4を形成する。次に公知の技術を用いてアモルファスシリコンからなる半導体層5を形成した後、全面にアルミニウムの層を堆積しパターニングすることによってソース電極6a、ドレイン電極6b、および信号線8を形成する。なお、ゲート3a、絶縁膜4、半導体層5、およびソース・ドレイン電極6a、6bからスイッチング素子となるTFT素子7が構成される。

【0018】続いて公知の技術を用いて赤（R）、緑（G）、青（B）の3色の着色セルを配列してなるカラーフィルタ9を形成する（図1参照）。なおこのカラーフィルタ9は走査線3、TFT素子7、および信号線8を隙間なく覆うように形成する。

【0019】次にTFT素子7とのコンタクトを取るためのスルーホール10をフォトリソグラフィ技術により形成する。このスルーホール10の形成はまずカラーフィルタ9が形成された基板の全面にスパインコートを用いてフォトレジストを塗布する。そしてこのフォトレジストをパターニングすることによってフォトレジストのマスク（図示せず）を形成し、ドライエッチング（例えばRIE（Reactive Ion Etching）または光励起エッチング）を用いることによってカラーフィルタ9内に例えば直径が3μmのスルーホール10を形成する。

【0020】次にフォトレジストのマスクを除去した後、光CVD（Chemical Vapour Deposition）法を用いてスルーホール10内に金属膜11を堆積する。具体的にはカラーフィルタ8のスルーホール10上に原料ガス（例えば、Al、Cd、Sn、Znなどのメチル化金属、カルボニル金属等）を流し、紫外光を照射することによって原料ガスを光分解させ、この光分解の生成物（金属）をスルーホール10内に堆積して薄膜を形成する。この光CVD法は50～200℃という比較的低温で処理できるため、カラーフィルタ8には悪影響を与えない。なお、上記光CVD法においては照射光に紫外光を用いたが、レーザ光（例えばエキシマレーザ）を用いることも可能である。

【0021】この場合に、スルーホール10の形成にもレーザ光を用いれば、スルーホール10の形成および金属膜11の形成をレーザ光を用いて連続的に行うことができる。また、レーザを用いた場合は、波長程度の大きさにビームを絞ることができるため、直径が1μm前後の大きさのスルーホール10に金属膜を形成できる。また、ビームあるいは基板を移動すると、マスク無しに微細な描画が可能であり、このため、フォトレジストのマスクが不要となり、工程を簡略化することができる。

【0022】上述のようにスルーホール10に金属膜11を形成した後、ITO（Indium Tin Oxide）からなる膜

を全面にスパッタにより形成した後、フォトリソグラフィ技術を用いてパターニングし、画素電極 14 を形成する。この画素電極 14 はスルーホール 10 内の金属膜 11 を介して TFT 素子 7 と電気的に接続されている。その後、基板 2 の TFT 素子形成側の面の全面に配向膜 15 を形成し、この配向膜 15 が形成された面とは反対側の面に偏光板 16 を形成することによってアレイ基板 1 が完成する。

【0023】一方、対向基板 20 は次のようにして形成される。まずガラス基板 22 上にアレイ基板 1 の画素電極 14 と対向するように ITO 膜をスパッタ法により成膜することによって対向電極 24 を形成する。そしてこの対向電極の全面を覆うようにポリイミドを塗布後、配向処理することによって配向膜 26 を形成する。

【0024】アレイ基板 1 と対向基板 20 を張り合わせた後、アレイ基板 1 の配向膜 15 が形成された面とは反対側の面に偏光板 16 を貼設するとともに対向基板 20 の対向電極 24 が配設された面とは反対側の面、即ちガラス基板 22 の表示側の面上に偏光板 28 を貼設する。なお、アレイ基板 1 の偏光板 16 が貼設された面の外側にはバックライトとしての光源が設けられる。また、アレイ基板 1 と対向基板 20 の間の間隔に封入される液晶 30 としては一般 TN（ツイストネマティック型のもの）が用いられる。

【0025】以上説明したように本実施形態の液晶表示装置によれば、画素電極 14 と TFT 素子 7 とを接続するためのスルーホール 10 は、ドライエッチング又はレーザによってカラーフィルタ 9 内に形成される。これにより、スルーホールを形成するためのマージンは小さくて済み、開口率を低下させることなく、高い良品率で製造することができる。

【0026】また、本実施の形態の液晶表示装置によれば、画素電極 14 はカラーフィルタ 9 の上に形成されているため、液晶駆動電圧が高くなることを可及的に防止できる。また、上記スルーホール 10 内の金属膜 11 は光 CVD 法によって形成されるため、低温での形成が可能となり、カラーフィルタに悪影響を与えることがない。このため高品位な画像表示を提供することができる。

【0027】次に本発明による液晶表示装置の第 2 の実施の形態の構成断面図を図 4 に示す。この第 2 の実施の形態の液晶表示装置は図 1 に示す第 1 の実施の形態の液晶表示装置において、カラーフィルタ 9 内に設けられるスルーホール 10 を、1 箇所の接続部に複数個（図 4 上では 2 個）設けるとともに、このスルーホール 10 内に堆積される金属膜 13 は ITO からなっていて画素電極 14 の形成と同時にスパッタ法によって形成したものである。

【0028】なお、スルーホール 12 の形成には第 1 の実施の形態の場合と同様にドライエッチングまたはレー

ザが用いられる。スルーホール 12 の形成にエキシマレーザを用いた場合は、エキシマレーザは有機物のみを分解するため、カラーフィルタ 9 のみが加工され、TFT 素子 7 にはダメージを与えることがない。

【0029】この第 2 の実施の形態の液晶表示装置においては、TFT 素子 7 と画素電極 9 との一箇所の接続部に対し、複数個（図 4 上では 2 個）のスルーホール 12 で接続されているため、小サイズのスルーホールでも 1 個のスルーホールが接続されていれば良いので、接続不良が減少し高い良品率で製造することができる。また、小サイズのスルーホールであるため、開口率を高くすることが可能となり、高精細化にも対応することができる。

【0030】なお、この実施の形態の液晶表示装置も第 1 の実施の形態の液晶表示装置と同様の効果を奏することは言うまでもない。

【0031】また、本実施の形態の液晶表示装置においては、スルーホール 12 の個数は、開口率との兼ね合いからスペースの許す範囲内であれば、多ければ多いほど良く、接続不良もより減少する。

【0032】

【発明の効果】以上述べたように本発明の液晶表示装置によれば、液晶駆動電圧が高くなることを可及的に防止できるとともに、高品位な画像表示を実現することができる。

【図面の簡単な説明】

【図 1】本発明による液晶表示装置の第 1 の実施の形態にかかるアレイ基板の構成を示す断面図。

【図 2】本発明による液晶表示装置の第 1 の実施の形態の構成を示す断面図。

【図 3】本発明による液晶表示装置の第 1 の実施の形態の平面図。


【図 4】本発明による液晶表示装置の第 2 の実施の形態にかかるアレイ基板の構成を示す断面図。

【符号の説明】


- 1 アレイ基板
- 2 ガラス基板
- 3 走査線
- 3a ゲート電極
- 4 透明な絶縁膜
- 5 半導体層
- 6a ソース電極
- 6b ドレイン電極
- 7 TFT 素子
- 8 信号線
- 9 カラーフィルタ
- 10 スルーホール
- 11 金属膜
- 12 スルーホール
- 13 金属膜

- 24 対向電極  
26 配向膜  
28 偏光板  
30 液晶

【図 2】



【图 4】



(72)発明者 緑 川 輝 行  
神奈川県川崎市川崎区日進町7番地1 東  
芝電子エンジニアリング株式会社内